Wann sollte ein Halbleitergehäuse einen Silizium-Interposer anstelle eines Substrats, einer Brücke oder einer Fan-Out-Struktur verwenden? Dieser Artikel erklärt, wie Silizium-Interposer Chiplets und HBM verbinden, wo sie in 2,5D- und 3D-Gehäusungen passen und wie man Leistung, Kühlung, Zuverlässigkeit, Herstellung und Kosten vor der Auswahl bewertet.
Was ist ein Silizium-Interposer?
Ein Silizium-Interposer ist eine Silizium-Routing-Plattform, die mehrere Halbleiter-Dies elektrisch innerhalb eines einzigen Gehäuses verbindet. Logik-Dies, Speicherstapel und Chiplets werden über feingepitchte Mikrobumps auf der Oberseite montiert. Metallumverteilungsschichten im Interposer übertragen Signale, Strom, Taktleitungen und Masseverbindungen zwischen den montierten Bauteilen.
Der Interposer befindet sich oberhalb des Gehäusesubstrats und unterhalb der Halbleiter-Dies. Seine feine Leitung unterstützt Verbindungen, die viel dichter sind als die, die direkt durch ein herkömmliches organisches Verpackungssubstrat gebildet werden. Vertikale Durch-Siliziumvias, oder TSVs, können die oberen Umverteilungsschichten mit Erhebungen auf der unteren Oberfläche verbinden.
Der Silizium-Interposer und das Gehäusesubstrat erfüllen unterschiedliche Funktionen. Der Interposer liefert feine interne Die-zu-Die-Routing, während das Gehäusesubstrat das zusammengesetzte Halbleitergehäuse mit der Leiterplatte, dem Netzteil und den externen Schnittstellen verbindet.
Ein passiver Silizium-Interposer umfasst Routing, Vias, Stromnetze und passive Strukturen, aber keine transistorbasierte Logik. Ein aktiver Silizium-Interposer fügt integrierte Schaltkreise hinzu, die Kommunikation, Strom, Uhren, Sicherheit oder Tests steuern können.
Wie funktioniert ein Silizium-Interposer?
Ein Silizium-Interposer erzeugt eine hochdichte Verbindungsschicht zwischen dem Prozessorchip und dem HBM-Stack. Microbumps übertragen Daten vom Prozessor in feine Interposer-Spuren, die Signale über einen kurzen horizontalen Pfad übertragen, bevor sie in den Speicherstapel gelangen.
Innerhalb des HBM-Stacks bewegen Through-Silicium-Vias Daten vertikal zwischen den gestapelten Speicher-Dies. Das Gehäusesubstrat und die Lötkugeln liefern Strom, Erdung und externe Verbindungen zur Leiterplatte, während der Interposer die Hauptverbindung zwischen Prozessor und Speicher mit hoher Geschwindigkeit übernimmt. Kürzere Leiterbahnen und viele parallele Signalwege reduzieren Latenz, Leistungsverluste und Signalstörungen. Kurze Verbindungen und breite parallele Schnittstellen können die Übertragungsenergie reduzieren und die Signalintegrität verbessern, wobei die tatsächliche Latenz und Leistung jedoch von Routing, Schnittstellendesign, Datenrate und Paketimplementierung abhängen.
Hauptkomponenten eines Silizium-Interposer-Pakets
| Komponente | Funktion |
|---|---|
| Logic Die | Führt Verarbeitung, Grafik, Beschleunigung, Netzwerk oder Steuerung durch. |
| Speicherstapel | Bietet Speicher auf Paketebene wie HBM. |
| Silizium-Interposer | Leitet Signale und Strom zwischen montierten Dies. |
| Umverteilungsschichten | Trage horizontale Verbindungen über den Interposer. |
| Durch-Silizium-Vias | Trage vertikale Verbindungen durch das Silizium. |
| Microbumps | Verbinde montierte Dies mit dem Interposer. |
| Paket-Bumps | Verbinde den Interposer mit dem Paketsubstrat. |
| Verpackungssubstrat | Leitet externe Signale und Strom zu den Paketterminals. |
| Unterfüllung | Unterstützt Bump-Verbindungen und verteilt mechanische Belastungen. |
| Wärmeverteiler oder Deckel | Er leitet Wärme von den Matrizen an das Kühlsystem ab. |
| Lötkugeln | Verbinde das fertige Paket mit der Platine. |
Halbleiter-Dies tauschen Daten über Mikrobumps und horizontale Interposer-Spuren aus. TSVs und Gehäuse-Bumps übertragen Strom und externe Signale zum Gehäusesubstrat, das die Baugruppe mit der Leiterplatte verbindet. Unterfüllung, der Gehäusedeckel, thermische Schnittstellenmaterialien und Lötanschlüsse bieten mechanische Unterstützung, Wärmeübertragung und Befestigung auf Platinenniveau.
Silizium-Interposer in 2.5D- und 3D-Verpackungen
Silizium-Interposer sind eng mit 2,5D-Verpackungen verbunden, bei denen Die nebeneinander auf einer gemeinsamen Routing-Schicht montiert werden. Sie können auch Teil eines 3D-Gehäuses sein, indem sie vertikal gestapelte Dies mit anderen Chiplets, Speichergeräten, Stromstrukturen oder externen Gehäuseanschlüssen verbinden.
Rolle in der 2.5D-Verpackung
In einem 2,5D-Gehäuse sind Logik-Dies, I/O-Chiplets und HBM-Stacks nebeneinander auf einem einzigen Silizium-Interposer montiert. Der Interposer sorgt für kurze horizontale Fräsungen zwischen den Chipkanten und vertikales Fräsen zum Gehäusesubstrat.
Eine Vereinbarung kann Folgendes umfassen:
• Prozessor- oder Beschleuniger-Die
• Berechnende Chiplets
• I/O sterben
• HBM-Stapel
• Silizium-Interposer
• Organisches Verpackungssubstrat
Die nebeneinanderfolgende Platzierung ermöglicht es großen wärmeerzeugenden Dosen, direkt mit einem Wärmeverteiler in Kontakt zu treten. Es vermeidet außerdem, einen großen Logikchip direkt über einen anderen zu platzieren, was die Kühlung im Vergleich zu dichtem vertikalem Stapeln vereinfachen kann.
Der Gehäusebereich kann dennoch groß sein, da die montierten Dies und Speicherstapel auf der Interposer-Oberfläche Platz einnehmen.
Rolle in der 3D-Verpackung
Bei 3D-Verpackungen werden zwei oder mehr Halbleiter-Dies vertikal gestapelt. Verbindungen zwischen Schichten können Microbumps, TSVs oder direkte Hybrid-Bonding verwenden.
Ein Silizium-Interposer kann unter der gestapelten Baugruppe sitzen und sie mit anderen Komponenten verbinden, die an anderer Stelle im Gehäuse platziert sind. Zum Beispiel kann eine vertikal gestapelte Logik- oder Cache-Assembly mit HBM-Stacks kommunizieren, die daneben montiert sind.
Mögliche Interposer-Verbindungen sind:
• HBM
• I/O stirbt
• Logikchiplets
• Optische Schnittstellen
• Energieversorgungsstrukturen
Die vertikale Integration verkürzt einige Verbindungswege und verringert die horizontale Gehäusefläche, erhöht aber auch die thermische Dichte und erschwert Ausrichtung, Bindung, Stromversorgung und Tests.
2,5D vs. 3D Verpackung
| Faktor | 2.5D-Verpackung | 3D-Verpackung |
|---|---|---|
| Stempelplatzierung | Die Stempel werden hauptsächlich nebeneinander positioniert. | Die werden vertikal gestapelt. |
| Hauptroutenrichtung | Horizontal über einen Interposer oder eine Brücke | Vertikal zwischen gestapelten Stempeln |
| Gemeinsame Verbindungen | Mikrobumps und Umverteilungsschichten | Microbumps, TSVs oder Hybrid-Bonding |
| Kühlweg | Große Formen können direkt mit dem Wärmeverteiler in Kontakt treten. | Wärme von unteren Stempeln kann durch die oberen Schichten gelangen. |
| Paketgröße | Basierend hauptsächlich auf Matris- und Substratdicke | Steigert sich mit zusätzlichen gestapelten Schichten |
| Gebrauchsgebrauch | Logik-zu-HBM- und Chiplet-Integration | Stapelung von Cache, Logik, Sensor und Speicher |
| Hauptgestaltungsanliegen | Routingbereich und Interposer-Überlastung | Wärmedichte und vertikale Ausrichtung |
Silizium-Interposertypen und -konfigurationen
Passiver Silicium-Interposer
Ein passiver Silizium-Interposer enthält keine transistorbasierte Verarbeitungslogik. Es bietet hauptsächlich eine dichte Leitung zwischen montierten Dies und dem Gehäusesubstrat über Umverteilungsschichten, TSVs, Strom- und Erdungsnetze, passive Kondensatoren, Taktpfade und Teststrukturen. Sie wird verwendet, wenn die Chiplets bereits die erforderlichen Verarbeitungs- und Steuerungsfunktionen enthalten.
Aktiver Silizium-Interposer
Ein aktiver Siliziuminterposer kombiniert elektrische Leitung mit integrierten transistorbasierten Schaltungen. Es kann Netzwerk-on-Chip-Routing, Protokollmanagement, Taktgenerierung, Spannungsregulierung, Stromüberwachung, Sicherheit und Tests unterstützen. Dieses Design verbessert die Steuerung auf Gehäuseebene, erhöht jedoch den Stromverbrauch, die thermische Ausgangsleistung, die Verifikationsanforderungen und die Fertigungskomplexität.
Vollständiger Silizium-Interposer
Ein vollständiger Silizium-Interposer erstreckt sich unter den meisten oder allen montierten Dies und verbindet Logikchiplets, HBM-Stacks, I/O-Dies und das Gehäusesubstrat. Seine große Routingfläche unterstützt breite Schnittstellen und flexible Chipplatzierung. Wichtige Einschränkungen umfassen Siliziumfläche, Kosten, Retikelgrenzen, TSV-Anzahl, Wafer-Ausbeute, Gehäuse-Warpage und Montagekomplexität. Große Versionen müssen möglicherweise genäht werden, wenn sie ein einziges Belichtungsfeld überschreiten.
Anwendungen in der realen Welt
KI, Grafik und Hochleistungsrechnen
Silizium-Interposer verbinden Prozessoren, Beschleuniger und HBM über breite, kurze Datenpfade. Sie unterstützen Arbeitslasten wie KI, Grafik, Simulation, Analytik und Signalverarbeitung.
Ein repräsentatives kommerzielles Beispiel ist TSMCs CoWoS-S-Plattform, die Logikchiplets und HBM-Stacks auf einem großen Silizium-Interposer platziert. Der Interposer bietet hochdichte-Routing zwischen den Dies und unterstützt die breiten Speicherschnittstellen, die von KI-Beschleunigern und Hochleistungsprozessoren benötigt werden.
Netzwerk- und Kommunikationsgeräte
Silizium-Interposer verbinden Paketprozessoren, SerDes-Chiplets, Switch-Fabrics, Sicherheitschips, HBM und optische Schnittstellen. Ihr dichtes Routing unterstützt eine schnelle Datenübertragung mit reduzierter interner Verzögerung.
Heterogene Chiplet-Systeme
Heterogene Systeme kombinieren Rechen-, I/O-, Speicher-, Analog-, Sicherheits- und Netzwerkchiplets, die mit verschiedenen Prozessknoten hergestellt werden. Der Interposer stellt eine gemeinsame Routing-Plattform zwischen diesen Komponenten bereit.
Designherausforderungen und ingenieurtechnische Überlegungen
| Design-Herausforderung | Ingenieursrisiko | Empfohlene Maßnahme |
|---|---|---|
| Stirb- und HBM-Platzierung | Positionieren Prozessoren, HBM-Stacks und Chiplets, um Verbindungen zu verkürzen, Überlastung zu reduzieren und die Wärmekonzentration zu steuern. | Passe die Stanzenkanten mit den Schnittstellenstandorten ab, reserviere Routing-Kanäle, trenne wichtige Wärmequellen und räume für Strom, Uhren, Test- und Sperrbereiche. |
| Signal- und Leistungsintegrität | Kontrolle Crosstalk, Reflexionen, Zeitverschiebung, Spannungsabfall, Schaltrauschen und Elektromigration. | Verwenden Sie kurze Leiterbahnen mit kontrollierter Impedanz, ausreichende Leistungs- und Erdungsspannungen, starke Rücklaufwege, nahegelegene Entkopplungskondensatoren und eine vollständige Simulation von Gehäuse zu Leiterplatte. |
| Wärmemanagement | Entfernen Sie Wärme von Prozessoren, Beschleunigern, I/O-Chips und HBM, während Sie die Temperaturen innerhalb der Grenzen halten. | Wählen Sie geeignete Wärmeverteiler, thermische Schnittstellenmaterialien, Kühlkörper, Kaltplatten oder Flüssigkeitskühlung basierend auf Leistungsdichte und Hotspot-Standorten aus. |
| Mechanische Zuverlässigkeit | Reduziere Verformung, Mikrostoßermüdung, TSV-Spannung, Risse in der Matrix und Materialexpansionsfehler. | Interposer-Dicke, Unterfüllung, Deckeldruck, Materialauswahl, Gehäusegeometrie und thermische Zyklustoleranz optimieren. |
| Ausbeute, Montage und Prüfung | Verhindern Sie dass defekte Chips, TSVs, Stöße oder Montageschritte zu einem kompletten Gehäuseausfall führen. | Verwenden Sie Known-Good-Die-Tests, inspizieren Sie jede Montagestufe, bieten Sie integrierten Testzugriff und überprüfen Sie Die-to-Die-Verbindungen, HBM, Strom, Uhren, TSVs und externe Verbindungen. |
Silizium-Interposer im Vergleich zu anderen Verpackungstechnologien
| Technologie | Routing-Struktur | Geeignete Verwendung | Hauptbeschränkung |
|---|---|---|---|
| Silizium-Interposer | Feine Metallführung über Silizium | Gehäuseweite HBM- und Chiplet-Verbindungen | Siliziumfläche, Kosten und Montagekomplexität |
| Verpackungssubstrat | Mehrschichtiges organisches Routing | Standard-Paket-zu-Platinen-Verbindungen | Grobere Die-to-Die-Routing |
| Organischer Interposer | Organisches Mehrschicht-Routing | Größere Mehrfach-Chip-Gehäuse | Routing-Pitch- und Dimensionssteuerung |
| Glas-Interposer | Verrohrung, die auf oder durch Glas gebildet wurde | RF-, optische und aufkommende Chiplet-Systeme | Fertigungs- und Montagereife |
| Siliziumbrücke | Lokale Silicium-Routing | Dichte Verknüpfungen zwischen ausgewählten Stanzenkanten | Begrenzter Routenbereich und Platzierungsanforderungen |
| Fan-Out RDL | Umverteilungsschichten um eingebettete Chips | Dünne Mehrfach-Chip-Gehäuse | Die Shift, Routingbereich und Paketskalierung |
Wie entscheidet man, ob man einen Silizium-Interposer verwenden sollte?
| Designanforderungen | Verwenden Sie einen Silizium-Interposer, wenn | Betrachte eine Alternative: Wenn |
|---|---|---|
| HBM-Integration | Breite HBM-Schnittstellen erfordern dichte, paketbasierte Routing | HBM ist nicht erforderlich |
| Die-to-die-Bandbreite | Die Schnittstellenbreite übersteigt die Routing-Fähigkeit des Substrats | Es werden nur wenige lokale Links benötigt |
| Paketabdeckung | Mehrere Dies erfordern paketweite Routen | Nur zwei benachbarte Stempel benötigen dichte Verbindungen |
| Thermische Grenzen | Die Kühlung kann die geplante Platzierung der Chips unterstützen | Vertikale oder konzentrierte Wärme kann nicht kontrolliert werden |
| Fertigung | TSV, Microbump und Interposer-Baugruppen sind verfügbar | Ein einfacherer Substrat- oder Fan-Out-Prozess wird bevorzugt |
| Kosten | Leistungs- und Integrationsvorteile rechtfertigen die zusätzlichen Prozesskosten | Kosten sind wichtiger als die Routing-Dichte |
Fazit
Wählen Sie einen Siliziuminterposer, wenn das Gehäuse HBM-Integration, breite Die-to-Die-Schnittstellen, dichte Chiplet-Routing oder Verbindungen benötigt, die von einem herkömmlichen Substrat nicht effizient unterstützt werden können. Ein Voll-Silizium-Interposer eignet sich gut für paketweites Routing, während eine Siliziumbrücke, ein organischer Interposer oder eine Fan-Out-Struktur für lokale oder weniger anspruchsvolle Verbindungen praktischer sein können. Vor der Auswahl überprüfen Sie Bandbreite, Stromversorgung, Kühlung, Warpage, Fertigungsfähigkeit, Testzugang, Ausbeute und Gesamtkosten des Gehäuses.
Häufig gestellte Fragen [FAQ]
Q1. Ist ein Silizium-Interposer aktiv oder passiv?
Ein Silizium-Interposer kann passiv oder aktiv sein. Ein passiver Interposer enthält Routing, TSVs, Stromnetze und passive Strukturen, während ein aktiver Interposer auch transistorbasierte Schaltungen für Kommunikation, Taktung, Stromregelung, Sicherheit oder Tests enthält.
Q2. Warum sind Silizium-Interposer teuer?
Silizium-Interposer erfordern feine Umverteilungsschichten, TSV-Verarbeitung, Wafer-Verdünnung, Mikrobump-Montage, präzise Chip-Platzierung und umfangreiche Tests. Große Interposer benötigen möglicherweise auch Fadenkreuzstiche. Die Endkosten hängen von der Größe des Interposers, der Anzahl der Schichten, der TSV-Dichte, der Montageausbeute, der HBM-Integration und dem Kühlbedarf ab.
Q3. Enthält jeder Silizium-Interposer TSVs?
Nein. Ein vollständiger Interposer verwendet häufig TSVs, um seine oberen Routing-Schichten mit dem Paketsubstrat zu verbinden, aber einige Interposer-Anordnungen können Randverbindungen oder andere Routingstrukturen verwenden. Lokale Siliziumbrücken können feine horizontale Verbindungen bereitstellen, ohne als vollständige TSV-basierte Interposer zu dienen.
Q4. Wie verbindet ein Siliziuminterposer einen Prozessor mit HBM?
Der Prozessor- und HBM-Stack sind über feintonige Mikrobumps auf dem Interposer montiert. Breite Umverteilungsschicht-Traces transportieren Daten-, Adress-, Befehls-, Takt-, Strom- und Erdverbindungen direkt zwischen dem Speichercontroller des Prozessors und den HBM-Schnittstellen.
10,5 Q5. Was ist der Unterschied zwischen einem Silizium-Interposer und einer Siliziumbrücke?
Ein Silizium-Interposer erstreckt sich unter einem großen Teil des Gehäuses und bietet breite Leitung zwischen mehreren Dies. Eine Siliziumbrücke ist ein kleinerer Siliziumabschnitt, der dichte lokale Verbindungen zwischen ausgewählten benachbarten Die-Kanten herstellt.
Q6. Wann lohnt sich die Verwendung eines Silizium-Interposers?
Ein Silizium-Interposer ist eine Überlegung wert, wenn ein Gehäuse HBM, breite Die-to-Die-Schnittstellen, dichte Chiplet-Integration oder Routing benötigt, die nicht auf ein herkömmliches Substrat passen. Der Nutzen muss die zusätzlichen Kosten für Fertigung, Montage, Kühlung, Tests und Ertrag rechtfertigen.
