Ein IC-Substrat ist ein dünner, geschichteter Träger innerhalb eines Chipgehäuses. Er verbindet den Siliziumchip mit der Hauptleiterplatte, indem er winzige Chippads in den Lötball-Pitch verteilt, Signale und Strom leitet, beim Reflow Steifigkeit erhöht und die Wärmeverteilung unterstützt. Dieser Artikel gibt Informationen zu Substrattypen, Strukturen, Materialien, Fräsungen, Prozessen, Oberflächen, Designregeln und Zuverlässigkeitsprüfungen.
IC-Substratübersicht
Ein IC-Substrat, auch IC-Gehäusesubstrat genannt, ist ein dünner, geschichteter Träger innerhalb eines Chip-Gehäuses. Er befindet sich zwischen dem Silizium-Die und der Hauptleiterplatte (PCB). Seine Hauptaufgabe besteht darin, die sehr kleinen Kontaktpads des Chips mit Lötkugeln zu verbinden, die weiter auseinander liegen, damit das Gehäuse an der Platine befestigt werden kann. Es hilft außerdem, die Chips an Ort und Stelle zu halten, verhindert, dass das Gehäuse beim Heizen zu stark verbiegt, und gibt der Wärme einen größeren Weg, sich über den Rest des Gehäuses und in die Platine auszubreiten.
IC-Substrat vs. PCB-Vergleich
| Funktion | IC-Substrat | Standard-PCB |
|---|---|---|
| Hauptaufgabe | Verbindet das Silizium-Die innerhalb eines Gehäuses über die Gehäusekontakte mit der Platine | Verbindet Bauteile und Steckverbinder über die gesamte Platine |
| Routingdichte | Sehr hohe Routingdichte mit sehr feinen Linien und Abständen | Geringere Fräsdichte mit breiteren Linien und Abstand als das Substrat |
| Vias | Microvias sind häufig für kurze, dichte vertikale Verbindungen zwischen Schichten | Microvias können in HDI-Boards verwendet werden, aber viele Boards verwenden größere Vias |
| Typische Verwendung | Verwendet in Chip-Gehäuseln wie BGA, CSP und Flip-Chip-Gehäuseln | Als Haupt-Systemplatine in Produkten wie Telefonen, Routern und PCs verwendet |
Signalleitung durch das IC-Substrat
Im Gehäuse bietet das Substrat kurze, kontrollierte Wege für Signale und Strom zwischen dem Die und den Lötkugeln.
• Die-Pads verbinden sich mit dem Substrat durch Drahtbindungen, Bumps (Flip-Chip) oder TAB.
• Interne Schichten leiten Signale nach außen, während die Impedanzziele konstant bleiben.
• Strom- und Masseflächen verteilen Strom und verringern die Versorgungsrückprall.
• Lötkugeln auf der Unterseite verbinden das Gehäuse mit der Hauptleiterplatte.
Kern- und Aufbau-Substratstruktur
• Kern: das strukturelle Rückgrat; dickeres Dielektrikum; unterstützt mechanische Steifigkeit und breitere Fräsungen, wo sie verwendet werden.
• Ablagerungsschichten: dünnes Dielektrikum + feine Kupferleitung für dichten Fächer-Out
• Microvias: kurze vertikale Verbindungen zwischen benachbarten Ablagerungsschichten
Häufige IC-Substratmaterialien und Auswahlfaktoren
| Materialfamilie | Beispiele | Typische Stärken |
|---|---|---|
| Starres organisches | ABF, BT, Epoxidsysteme | Unterstützt feine Aufbaufräsungen, skaliert gut für die Massenproduktion und balanciert elektrische sowie mechanische Anforderungen aus. |
| Flex Organic | Polyimid-basiert | Ermöglicht das Biegen der Führung und bleibt dennoch dünn, was bei Layouts hilft, die flexible Verbindungen benötigen |
| Keramik | Al₂O₃, AlN | Geringe thermische Ausdehnung für bessere Maßstabilität und eine starke Wärmebehandlung im Vergleich zu vielen organischen Materialien |
IC-Substrattypen nach Verpackungstyp
| Substrattyp | Beste Passform |
|---|---|
| BGA-Substrat | Unterstützt hohe I/O-Zahlen und eine starke Gesamtleistung des Gehäuses |
| CSP-Substrat | Gebaut für dünne Gehäuse mit kompaktem Fußabdruck |
| Flip-Chip-Substrat | Ermöglicht kurze Verbindungen und eine sehr dichte Leitung zwischen der Chip und dem Substrat |
| MCM-Substrat | Unterstützt mehrere Dies, die in einem Paket platziert und verbunden werden |
Die-zu-Substrat-Verbindungsmethoden
• Die Verbindungsmethode beeinflusst das Layout des Pads, die Pitch-Grenzen und die Anforderungen an die Montage.
• Drahtbindung: Dünne Drähte verbinden Die-Pads, um die Finger auf dem Substrat zu verbinden.
• Flip-Chip: Kleine Beulen verbinden die Chips direkt mit den Pads auf dem Substrat und erzeugen so kurze elektrische Wege.
• TAB: bandbasiertes Bonding, bei dem eine dünne Schicht verwendet wird, um Leitungen zu tragen und zu verbinden, oft bei Bedarf eines Bandformats.
Feinlinien-IC-Substratherstellungsprozesse
| Prozess | Kernidee | Zweck |
|---|---|---|
| Subtraktiv | Beginnt mit einer Kupferschicht und entfernt unerwünschtes Kupfer durch Ätzen | Weit verbreitet und gut verstanden, mit solider Wiederholbarkeit für viele Substratschichten |
| Additiv | Kupfer wird nur dort gebaut, wo Leiterbahnen und Pads benötigt werden, und verwendet selektive Beschichtung | Hilft dabei, sehr feine Merkmale mit enger Kontrolle über kleine Formen zu bilden |
| MSAP/mSAP | Verwendet eine dünne Saatschicht, dann verplatten und ätzen leicht kontrolliert | Unterstützt kleinere Linien- und Raumziele bei guter Dickenkontrolle |
Microvia-Bildung und Bauqualität
Microvias verbinden Aufbauschichten in dichten Stacks. Da sie klein sind, beeinflussen ihre Geometrie und Kupferqualität die langfristige Beständigkeit und Widerstandsstabilität stark.
Laserbohren bildet kleine, flache Vias zwischen benachbarten Schichten. Kupferbeschichtung überzieht die Via-Wände, um einen kontinuierlichen leitfähigen Weg zu schaffen. Die Via-Füllung vervollständigt die Struktur, indem sie Hohlräume und tragende Polster reduziert, was hilft, wenn eine Via unter einer Platte liegt.
Oberflächenoberflächen für IC-Substrate
| Abschluss | Womit es hilft |
|---|---|
| ENIG | Bietet eine glatte, lötbare Oberfläche und hilft, Kupfer vor Korrosion zu schützen. |
| ENEPIG | Unterstützt mehr Haftmöglichkeiten und hilft, starke, zuverlässige Lötstellen zu bilden. |
| Goldvarianten | Verwendet, wenn eine Oberfläche stabile Kontaktleistung oder eine Goldschicht benötigt, die für bestimmte Haftmethoden geeignet ist. |
Substratdesignregeln, die den Ertrag beeinflussen
Linien-/Weltraumziele
Sperren Sie die minimale Zeilenbreite und den Abstand frühzeitig und halten Sie die Ziele auf dem aus, was der Prozess über alle Routing-Schichten hinweg wiederholen kann.
Über Strategie
Definieren Sie frühzeitig Microvia-Schichtpaare und Tiefengrenzen. Setze klare Regeln für Via-in-Pad, Füll-Callouts und alle Sperrzonen, die Feinrouten schützen.
Stack-Up
Beheben Sie die Anzahl der Kern- und Aufbauschichten frühzeitig und weisen Sie Routing-Rollen pro Layer zu, damit Routing-Änderungen keine größeren Stack-up-Änderungen später erzwingen.
Warpage-Budget
Definiere Warpage-Grenzen über Reflow- und Montageschritte hinweg und halte Kupferbalance und Schichtsymmetrie kontrolliert, damit das Substrat innerhalb der Grenze bleibt.
Teststrategie
Planen Sie den Testzugang für Kontinuität und Kurzschlusskontrolle. Reservieren Sie genügend Pads und Routing-Wege, damit die Abdeckung nicht schrumpft, wenn die Dichte steigt.
Fazit
IC-Substrate unterstützen Chippakete, indem sie dichte Routing-, Strom- und Masseflächen sowie kurze vertikale Verbindungen über Mikrovias bereitstellen. Ihre Kern- und Aufbauschichten setzen die Fächerfähigkeit und die Steifigkeit des Gehäuses an. Materialwahl, Feinlinienprozesse, Mikrovia-Bauqualität und Oberflächenoberflächen beeinflussen die Ergebnisse. Die Ausbeute hängt von Online-/Weltraumzielen ab, über Strategie, Stapelung, Warpage-Kontrolle und Testplanung, unterstützt durch AOI, elektrische Tests, Querschnitte und Röntgen.
Häufig gestellte Fragen [FAQ]
Welche Leitungsbreite und welchen Abstand können IC-Substrate erreichen?
IC-Substrate können Linien/Abstand unter 10 μm auf Ablagerungsschichten nutzen, mit engeren Zielen bei fortgeschrittenen Prozessen.
Wie dick ist ein IC-Substrat?
Die Dicke hängt vom Verpackungstyp und der Schichtanzahl ab und reicht von unter 0,3 mm für dünnes CSP bis zu über 1,0 mm für BGA mit hoher Schicht.
Welche elektrischen Eigenschaften des Materials sind am wichtigsten?
Dielektrischer Konstante (Dk), Dissipationsfaktor (Df) und Isolationswiderstand. Stable Dk unterstützt die Impedanzregelung; niedriger Df senkt den Signalverlust.
Was sind gängige Ausfallarten von IC-Substrats?
Mikrovia-Risse, Kupferermüdung, Schichtdelamination und Lötverbindungsermüdung an der Kugeloberfläche.
Welche zusätzlichen Designanforderungen kommen mit Hochgeschwindigkeitssignalen?
Engere Impedanzkontrolle, kurze Rücklaufwege, weniger Übersprechen und sorgfältige Spurabstände mit soliden Referenzebenen.
Wie verändern sich IC-Substrate für KI- und HPC-Pakete?
Höhere Schichtanzahl, feinere Linien/Abstand, stärkere Leistungsabgabe, größere Gehäusegrößen und bessere Unterstützung für Multi-Die- oder Chiplet-Layouts.
